台积电:7nm EUV芯片首次流片成功 5nm明年试产

2020-10-17 侠名 网络
浏览

号称可比初代7nm工艺晶体管密度晋升80%从而将芯单方面积缩小45%,。

如今在7nm EUV工艺上乐成完成流片。

因此部门客户应该已经开始基于新工艺开拓芯片了,不外仅限四个非要害层,证明白新工艺新技能的靠得住和成熟,台积电只说 能将晶体管密度晋升20%,可是想想各家和台积电的相助干系,也借此纯熟把握ASML的新式光刻机Twinscan NXE。

开拓相应芯片也越来越花钱。

为后续量产打下了坚硬基本, 2019年4月, 跟着半导体工艺的急剧巨大化, 7nm EVU对比于7nm DUV的详细改造发布得还不多,其实不难揣摩,正好满意后年底各家旗舰新平台。

台积电没有透露这次流片乐成的芯片来自哪家客户。

5nm就更别提了, 7nm之后,7nm则是遥遥无期,而拖延已久的10nm要到来岁才气量产,净化公司http://www.cqo.xin, ,首次全面普及,5nm时代大概要2-2.5亿美元,净化工程公司http://www.cqu.xin, 而接下来的第二代7nm工艺(CLNFF+/N7+),量产则有望在2020年第二季度开始。

PS:Intel刚宣布的秋季桌面平台仍然都是14nm,不只开拓量产新工艺的本钱大幅增加,台积电的5nm EUV工艺将开始风险性试产,台积电下一站将是5nm(CLN5FF/N5),同等频率下功耗可低落6-12%,以低落风险、加快投产,还可以同功耗频率晋升15%,净化公司http://www.cqo.xin,今朝预计平均得耗费1.5亿美元,同频功耗低落20%, 台积电5nm工艺的EDA设计东西将在本年11月提供,台积电将首次应用EUV,将在多达14个层上应用EUV。